MENUE SEARCH INDEX DETAILS LAPANESE

:1 / 1

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-002557

(43)Date of publication of application: 08.01.1993

(51)Int.CI.

G06F 13/38 G06F 13/28

(21)Application number : 03-152961

(71)Applicant: HITACHI LTD

(22)Date of filing:

25.06.1991

(72)Inventor: OKAMURA MASAKAZU


OOUCHI KEI KONO JUNICHI

(54) DATA TRANSFER DEVICE

(57)Abstract:

PURPOSE: To provide a data transfer device capable of simplifying system and improving through—put.

CONSTITUTION: A buffer memory allowed to be written/read out through respective interfaces corresponding to two different data processors is provided with a data transfer function for mutually transmitting/receiving data to/from respective data processors corresponding to the two interfaces. Since this data transfer device is provided with bus using right for two buses and the buffer memory, DMA transfer in each bus and DMA transfer between the two buses can be executed and efficient data transfer utilizing the idle time of respective data processors can be executed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-2557

(43)公開日 平成5年(1993)1月8日

(51) Int.Cl.5

識別記号

庁内整理番号

FI

技術表示箇所

G06F 13/38

3 4 0 C 7052-5B

13/28

3 1 0 Z 7052-5B

審査請求 未請求 請求項の数3(全 8 頁)

(21)出願番号	特顏平3-152961	(71)出願人 000005108
		株式会社日立製作所
(22) 出願日	平成3年(1991)6月25日	東京都千代田区神田駿河台四丁目 6 番地
		(72)発明者 岡村 雅一
	•	茨城県日立市幸町三丁目1番1号 株式会
		社日立製作所日立工場内
		(72)発明者 大内 系
		茨城県日立市幸町三丁目1番1号 株式会
		社日立製作所日立工場内
		(72)発明者 河野 淳一
		茨城県日立市幸町三丁目1番1号 株式会
		社日立製作所日立工場内
		(74)代理人 弁理士 小川 勝男
	•	


(54) 【発明の名称】 データ転送装置

(57)【要約】

【目的】 システム簡素化とスループットの向上を実現できるデータ転送装置を提供する。

【構成】 異なる2つのデータ処理装置に対応してそれぞれ設けられるインターフェイスを通して読み出し/書き込みが可能にされたパッファメモリを設け、上記2つのインターフェイスに対応したそれぞれのデータ処理装置と上記パッファメモリとの間で相互にデータの授受を行うデータ転送機能を持つようにする。

【効果】 データ転送装置は、2つのバスに対するバス 使用権とバッファメモリを備えているから、各バスでの DAM転送と2つのバスとの間でのDMA転送が可能と なり、簡単な構成によりデータ処理装置の空き時間を活用した効率のよいデータ転送を行うことができる。



1

【特許請求の範囲】

【請求項1】 異なる2つのデータ処理装置に対応して それぞれ設けられるインターフェイスと、これら2つの インターフェイスを通して読み出し/書き込みが可能に されたパッファメモリを備え、上記2つのインターフェ イスに対応したそれぞれのデータ処理装置と上記バッフ ァメモリとの間で相互にデータの授受を行うことを特徴 とするデータ転送装置。

【請求項2】 上記2つのデータ処理装置は、異なる2 イスはそれぞれのパスに対して設けられるものであるこ とを特徴とする請求項1のデータ転送装置。

【請求項3】 上記パッファメモリは、複数個からなり 上記2つのインターフェイスに対応して設けられる調停 回路により、データ転送の優先順位が決められるもので あることを特徴とする請求項1又は請求項2のデータ転 送装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、データ転送装置に関 し、例えばシステムバスとローカルバスとのように異な る2つのパスの間でのデータ転送を行う直接メモリアク セス制御装置(以下、単にDMACという場合があ る。) に利用して有効な技術に関するものである。

[0002]

【従来の技術】DMACを用いたデータ処理方式では、 マイクロプロセッサ(以下、CPUという)が接続され ているシステムパスにDMACも接続され、システムパ ス上でCPUとDMAC及び他のパスマスタ間でパス権 の譲渡が行われ、CPUと同一パス上でDMACによる 30 DMA転送が行われる方式が一般的である。 また、パス の使用効率の向上を図ることを目的として、稼働率の高 い周辺処理装置とDMACをデュアルボートメモリを介 してCPUが接続されているパスと異なるパスに接続 し、DMA転送を行う手法もある。上記のようにDMA Cを用いたデータ処理方式における前者の接続の例とし ては、昭和63年2月(株)日立製作所発行『日立マイ クロコンピュータデータブック 8/16ピットマイク ロコンピュータ周辺LSI」頁832があり、デュアル ポートメモリを用いた後者のパス接続の例は、同文献の 40 頁765~766がある。

[0003]

【発明が解決しようとする課題】上記のような従来技術 において、前者のDMACがCPUが接続されているシ ステムバス等のバスと同一バス上に接続されている方式 では、CPUのパス占有率によりパスの譲渡が制限され るため、周辺装置の稼働率が大幅に向上したデータ処理 システムにあっては未処理のデータを答えておくよう周 辺装置のパッファ能力を大きくすること以外に対応でき なく、周辺装置の回路規模が大きくなってしまう。そこ 50 周辺処理装置Bが接続されてローカルシステムが構成さ

で、後者のデュアルポートメモリを用いることにより、 周辺装置のパッファ能力をカバーすることができる。し かし、CPUが接続されるシステムパスや周辺装置が接 続されるローカルバスのスループットを向上させるため には、それぞれのバスにおいてDMACが必要となり、 上記デュアルポートメモリと2つのDMACとにより、 システム全体が大規模でかつ複雑になってしまうという 問題が生じる。この発明の目的は、システム簡素化とス ループットの向上を実現できるデータ転送装置を提供す つのパス上に構築されるものであり、上記インターフェ 10 ることにある。この発明の前記ならびにそのほかの目的 と新規な特徴は、本明細書の記述および添付図面から明 らかになるであろう。

[0004]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば、下 記の通りである。すなわち、異なる2つのデータ処理装 置に対応してそれぞれ設けられるインターフェイスを通 して読み出し/書き込みが可能にされたパッファメモリ を設け、上記2つのインターフェイスに対応したそれぞ れのデータ処理装置と上記パッファメモリとの間で相互 にデータの授受を行うデータ転送機能を持つようにす

[0005]

【作用】上記した手段によれば、データ転送装置は、2 つのバスに対するバス使用権とバッファメモリを備えて いるから、各パスでのDMA転送と2つのパスとの間で のDMA転送が可能となり、簡単な構成によりデータ処 理装置の空き時間を活用した効率のよいデータ転送を行 うことができる。

[0006]

【実施例】図1には、この発明に係るデータ転送装置を 用いた情報処理システムの一実施例のプロック図が示さ れている。同図の各回路ブロックは、特に制限されない が、それぞれが半導体集積回路装置により構成され、ブ リント基板等の実装基板上において相互に接続される。

【0007】この発明に係るデータ転送装置は、同図に 破線で示すような各回路から構成さされる。これらの各 回路プロックは、公知の半導体集積回路の製造技術によ り、単結晶シリコンのような1個の半導体基板上におい て形成される。この実施例のデータ転送装置は、後述す るようにDMACとしての機能を備えている。それ故、 以下データ転送装置をDMACと呼ぶことにする。ただ し、従来のDMACとは次のような点で大きく異なる。

【0008】この実施例のDMACは、特に制限されな いが、システムパスとローカルパスに対応した2つのパ スインターフェイス回路A及びパスインターフェイス回 路Bを持つ。システムパスには、マイクロプロセッサC PUとメインメモリMM等を含むデータ処理装置が構成 される。また、ローカルパス上には周辺処理装置A及び 3

れる。上記パスインターフェイス回路A及びBの具体的構成は、図示しないが、パスインターフェイス回路Aは、システムパスとDAMCとの間でのDMA転送を実現し、パスインターフェイス回路Bは、ローカルパスとDMACとの間でのDMA転送を実現する機能持つ。これらのパスインターフェイス回路A及びBは、それぞれが独立して対応するシステムパス、ローカルパスのパス権を獲得して、データ転送動作を行う。

【0009】システムパスに対応した調停回路Aは、システムパス側のチャンネル調停を行う。すなわち、シス 10 テムパスとDMACとの間でのDMA転送の優先度を決定する回路である。同様に、ローカルパスに対応した調停回路Bは、ローカルパス側のチャンネル調停、言い換えるならば、ローカルパスとDMACとの間でのDMA転送の優先度を決定する回路である。記憶回路1及び記憶回路2は、転送データを一時的に記憶するパッファメモリであり、特に制限されないが、FiFo(先入れ先出し)メモリから構成される。

【0010】調停回路Bは、ローカルパス側に設けられ、例示的に示されている周辺処理装置B及び周辺処理装置Aからそれぞれ伝送されてくるDMA転送要求信号DRQ1,DRQ2を受けると、もしも2つの信号が競合したなら転送の優先度を決定して、周辺処理装置B又はAに対してDMA転送を許可するアクノレッジ信号ACK1又はACK2を出力する。上記のように2つの周辺処理装置AとBからのDMA転送要求が競合した場合には、上記優先順位に従い周辺処理装置AのDMA転送が許可されなたら、他方の周辺処理装置BはDMA転送待ち状態になる。

【0011】記憶回路1と2は、特に制限されないが、 転送の対象となる周辺処理装置A又はBのデータの転送 方向により使用されるものが決定される。例えば、周辺 処理装置AからDMACの記憶回路への書き込みの場 合、調停回路Bにより記憶回路1に対して書き込み制御 信号MW2が供給される。これにより、周辺処理装置A から転送されるデータは、ローカルバス、パスインター フェイス回路 Bを介して記憶回路 1 に対して書き込まれ るというDMA転送動作となる。逆に、DMACから周 辺処理装置Bへのデータ転送のときには、調停回路Bに より、記憶回路2に対して読み出し制御信号MR1が供 40 給される。これにより、DMACの記憶回路2に保持さ れていたデータがパスインターフェイス回路B、ローカ ルバスを通して周辺処理装置Bに転送される。このよう に、調停回路Bにより決定される転送の優先度の高い周 辺処理装置から、上記制御信号MW2, MR1等により ローカルパス及びパスインターフェイス回路B及び内部 パスを介してDMA転送が行われる。

【0012】 記憶回路1又は記憶回路2の内部状態に従る。すなわち、記憶回路のデータ数の最も大い、記憶回路1又は記憶回路2がDMA転送可能な状態 ネルよりデータ転送を行うようにすることにであれば、システムパス側の関停回路Aに対してDMA 50 テムスループットを向上させることができる。

4

転送要求信号DRQ2', DRQ1'を送出する。これ らの転送要求信号DRQ2', DRQ1'を受けると、 調停回路Aはシステムバス側に対してバス権要求信号B REQを出力する。このとき、システム側のマイクロブ ロセッサCPUがパス権を譲渡可能な状態であれば、D MACに対してバス権アクノリッジ信号BACKが転送 される。DMACの調停回路Aは、アクノリッジ信号B ACKを受けて、配憶回路1又は配憶回路2とシステム 倒とメインメモリMMとの間でのDMA転送を行う。例 えば、調停回路Aにより記憶回路1のデータをシステム 側に転送するときには、記憶回路1に対して読み出し制 御信号MR2が供給され、記憶回路1の読み出しが行わ れ、パスインターフェイス回路A、システムパスを介し てメインメモリMMにデータが書き込まれる。また、調 停回路Aにより記憶回路2にシステム側のデータを転送 するときには、記憶回路2に対して書き込み制御信号M W1が供給され、記憶回路2に対して、システムパス、 パスインターフェイス回路A及び内部パスを通してメイ ンメモリMMから読み出されたデータが書き込まれる。 【0013】以上のデータ転送動作の順序は、CPU、 周辺処理装置A、B及びDMACの記憶回路1、2の内 部状態に応じて種々に組み合わされるものである。ま

た、図1においては、周辺処理装置が2の場合の例を示 したが、1個でもよいし、3個以上であってもよい。ま た、記憶回路は、データの転送方向が異なる2つのもの を用いたが、4個以上であってもよいし、記憶回路は一 方のパスインターフェイス回路A又はBから書き込み/ 読み出しが可能にされてもよい。このようにすると、D MACはローカルパス上での2つの周辺処理装置AとB との間でのデータ転送や、システムパス上のメインメモ 30 リMMと他の周辺処理装置との間でのデータ転送動作も 可能になる。また、図1の構成においても、周辺処理装 置Aから記憶回路1に転送されたデータを、パスインタ ーフェイス回路A又は内部パスを介して記憶回路2に転 送し、この記憶回路2のデータを周辺処理装置Bに転送 する構成としてもよい。逆に、シテスムパス上のメイン メモリMMから記憶回路2に転送されたデータを、パス インターフェイス回路B又は内部パスを介して記憶回路 1に転送し、この記憶回路1のデータをシステムパス上 の他の周辺処理装置に転送する構成としてもよい。

【0014】図2には、調停回路Aに設けられる優先度 決定機能の他の一実施例のブロック図が示されている。 上記の実施例においては、ローカルバス上に設けられる 周辺処理装置AとB等の優先度については、調停回路B により決定される。この実施例では、これ以外にも、調 停回路Aにおいて、記憶回路1、2の記憶データの数に 応じてシステムバス上の転送の優先度を決定を可能にす る。すなわち、記憶回路のデータ数の最も大きいチャン ネルよりデータ転送を行うようにすることにより、シス テムスループットを向上させることができる。 5

【0015】記憶回路1は、メモリブロックM1~M4から構成される。この配憶回路M1~M4に対応して内部バス1ないし4により、前記図1に示したような周辺処理装置B、ローカルバス及びパスインターフェイス回路Bを通して転送されたデータの書き込みが行われる。この配憶回路1のメモリブロックM1~M4は、複数の周辺処理装置に一対一に対応させるものであってもよいし、使用される周辺処理装置は特定されなくてデータの空き状態のものが順次に使用されるものであってもよい

【0016】上記メモリプロックM1~M4のうち、斜 線を付した部分にはデータ有りの状態を示している。調 停回路Aは、メモリプロックM1~M4を構成するFi Foメモリにおけるポインタ等から上記データ量を検知 し、そのデータ量の大きいもに対して高い優先度を割り 当てる。同図においては、メモリプロックM3、M4、 M2、M1の順序で優先度が与えられる。したがって、 4つのメモリプロックM1~M4から同時にデータ転送 要求信号DREQ1~DREQ4が出力された場合、調 停回路Aは、システムパス権を獲得した後に、最初はメ モリプロックM3からのデータ転送要求信号DREQ3 に対応して読み出し制御信号MR3を送出してバス7か ら読み出しデータをシステム側に転送する。メモリブロ ックM3からのデータ転送を終了すると、メモリプロッ クM4に対して読み出し制御信号MR3を送出してバス 8から読み出しデータをシステム側に転送する。以下、 同様にして、メモリプロックM2、メモリプロックM1 の順序でデータ転送を行うようにする。

【0017】また、上配システムパスが32ビットでローカルパスが8又は16ビットのようにシステム側とパス幅が異なる場合においても、ローカルパス側では上記パスインターフェイス回路B又は配憶回路1又は2とパスインターフェイス回路Bとを接続する内部パス構成により、32ビットからなるデータを4回又は2回に分けてデータ転送するようにできる。このような機能は、従来のDMACでは不可能である。この実施例のDMACは、上記のように2つのパスに対応してパスインターフェイス回路を設けるとともに、内部にパッファメモリを備えているから上記のようなパス幅の異なるデータ処理装置間でのデータ転送も可能になるものである。

【0018】図3には、上記周辺処理装置Aの具体的一実施例のプロック図が示されている。この実施例の周辺処理装置Aは、シリアル通信制御装置のうちの受信側回路を構成する。この実施例では、特に制限されないが、CH1~CH4の4つの転送チャンネルを持ち、各チャンネルCH1~CH4のシリアルデータは、それぞれがシリアル/パラレル変換回路SPCに入力されて、ここでパラレルデータに変換される。上記各シリアル/パラレル変換回路SPCの出力信号は、パッファメモリとしてのFiFoxを対して、

6

り込まれた入力データは、セレクタ1を介してパラレル /シリアル変換回路PSCに供給され、ここでもとのシ リアルデータに変換される。ただし、この内部シリアル データは、半導体集積回路装置の内部回路で処理される から、通信回線を通して入力されるシリアルデータに比 べて、速い速度のデータとされる。すなわち、ホストシ ステムのシステムクロックに対応したような高速シリア ルデータとしてプロトコル処理部により処理される。例 えば、この実施例のように4つのチャンネルを持つ場合 には、プロトコル処理部は、それより4倍以上の速いス ピードでシリアルデータを処理する。通常、シリアルク ロックに対してシステムクロックの周波数は10倍以上 の高い周波数である。

【0019】各チャンネルの制御情報は、ホストインターフェイスにより、セレクタ2を介して記憶回路M1~M4に格納される。各記憶回路M1~M4は、チャンネル数に一対一に対応して設けられる。記憶回路M1~M4に格納さされた制御情報は、セレクタ3を介してプロトコル処理部に伝えられる。プロトコル処理部は、セレクタ1を制御して第1チャンネルCH1のデータを選んで処理するときには、それに対応した制御情報を記憶回路M1をセレクタ3により取り出す。これにより、プロトコル処理部において生じたステータス情報は、セレクタ2を介して対応する記憶回路M1に格納される。

【0020】プロトコル処理部において処理された処理 済みのシリアルデータは、シリアル/パラレル変換回路 SPC2によりパラレルデータに変換され、ホストイン ターフェイスを介してローカルパスに読み出されて、前 記のようなDMACを介してシステムに取り込まれる。 なお、ホストシステムにより生成された各転送チャンネ ルの制御情報は、上記のようなDMAC及びローカルパ スを介してホストインターフェイスとセレクタ2を通し て記憶回路M1~M4に書き込まれる。また、上記のよ うに記憶回路に格納されたステータス情報は、必要に応 じてホストシステムからホストインターフェイス、ロー カルパス及びDMACを介して読み出される。

【0021】転送チャンネルCH1~CH4から入力されたシリアルデータがシリアル/パラレル変換回路SPCによりパラレルデータに変換されてF1Foメモリにもき込まれるまでのクロックパルスは、シリアル転送クロックに同期して行われる。これに対して、各F1Foメモリからの読み出し動作以降は、高速なシステムクロックにより行われる。これにより、共通化されたプロトコル処理部を4つの転送チャンネルに対応したシリアルデータの処理に時分割的に使用できる。これと同時に、プロトコル処理部において扱われるデータをホストシステムのクロックパルスに同期化させることができる。

でパラレルデータに変換される。上記各シリアル/パラ 【0022】チャンネル制御部は、セレクタ1〜セレク レル変換回路SPCの出力信号は、パッファメモリとし 夕3により転送チャネルを指定した後に、プロトコル処 てのFiFoメモリに格納される。FiFoメモリに取 50 理部に『許可』を出し、所定のプロトコル処理の実行を 行わせる。プロトコル処理部は、処理が終了すると『終了』をチャンネル制御部に通知し、次の『許可』を持つ。このように、チャンネル制御部とプロトコル処理部はハンドシェイクで制御を行う。上記チャンネル制御部による転送チャンネルの切り替え順序は、外部からの制御情報として設定するか、又はFiFoメモリのデータの詰まり具合により各チャンネルの処理の優先順位を決定するようにしてもよい。すなわち、FiFoメモリのデータの詰まり具合を監視するチャンネル調停回路を設け、FiFoメモリにおいて一定のデータ量を超えるもりのを検知すると、それに対応したチャンネルをチャンネル制御部に伝えて、データの掃き出しを行うようにする

【0023】上記のような周辺処理装置では、通信回線 のデータ転送速度が速くなるに従い、データ処理量が増 大する。このため、従来のようなDMACによるシステ ム側へのデータ転送では、CPUの処理の空き時間を利 用してシリアル入力されたデータを転送するため、通信 回線のデータ転送速度に対応しきれなくなる。逆に言え ば、通信回線のデータ転送速度に対応してDAMCによ 20 るデータ転送を優先させると、CPUの処理時間が制限 されてしまう。これに対して、この実施例のDMACで は、システムパス側に影響されることなく、DMACと 周辺端末装置との間でデータ転送を行っておき、システ ムバス側の空き時間を利用して上記DMACに取り込ま れたデータを受け取ることができる。逆に、CPUの空 き時間を利用してメインメモリMMに蓄えれた出力すべ きデータは、DMACに転送されて、システム側では他 のデータ処理を行っている間に、DMACが上記データ を周辺処理装置に転送して通信回線を通したシリアルデ 30 ータの転送を行わせるようにすることができる。

【0024】上記の実施例から得られる作用効果は、下 記の通りである。すなわち、

(1) 異なる2つのデータ処理装置に対応してそれぞれ設けられるインターフェイスを通して読み出し/書き込みが可能にされたパッファメモリを設け、上記2つのインターフェイスに対応したそれぞれのデータ処理装置と上記パッファメモリとの間で相互にデータの授受を行うデータ転送機能を持つようにする。この構成では、データ転送装置は、2つのパスに対するパス使用権とパックスメモリを備えているから、各パスでのDAM転送と2つのパスとの間でのDMA転送が可能となり、簡単な構成によりデータ処理装置の空き時間を活用した効率のよいデータ転送を行うことができるという効果が得られる。

(2) 上記(1)により、簡単な構成により、効率のよいデータ転送を行うことができるという効果が得られる。

(3) 上記(1)により、異なるバス幅のデータ処理

装置間でのデータ転送も可能になるという効果が得られる。

(4) 上記パッファメモリを複数ブロックに分けて、 そのデータ蓄積量に対応して優先度を決めることによ り、効率のよいデータ転送を行うようにすることができる という効果が得られる。

【0025】以上本発明者よりなされた発明を実施例に基づき具体的に説明したが、本願発明は前配実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、DAMCに設けられるバッファメモリは、F1Foメモリに代えてRAMを用いるものであってもよい。この場合、RAMを少なくとも2つのメモリブロックを持つようにし、1つのメモリブロックにデータが詰まると、調停回路Aに対してデータ転送要求信号を出して、データの掃き出しを行い、その間は他方のメモリブロックに転送すべきデータが書き込まれるようにすればよい。また、ローカルバス上にはマイクロブロセッサやメモリ等が設けられるものであってもよい。この発明は、2つのデータ処理装置を含むデータ処理システムにおけるデータ転送装置として広く利用できる。

[0026]

【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。すなわち、異なる2つのデータ処理装置に対応してそれぞれ設けられるインターフェイスを通して読み出し/書き込みが可能にされたバッファメモリを設け、上記2つのインターフェイスに対応したそれぞれのデータ処理装置と上記パッファメモリとの間で相互にデータの授受を行うデータ転送機能を持つようにすることにより、各パスでのDAM転送と2つのバスとの間でのDMA転送が可能となり、簡単な構成によりデータ処理装置の空き時間を活用した効率のよいデータ転送を行うことができる。

【図面の簡単な説明】

【図1】この発明に係るデータ転送装置を用いた情報処理システムの一実施例を示すプロック図である。


【図2】システムバス側の調停回路に設けられる優先度 決定機能の一実施例を説明するためのプロック図であ る.

【図3】上記データ転送装置によりデータ転送が行われる周辺処理装置の具体的一実施例を示すプロック図である。


【符号の説明】

CPU…マイクロプロセッサ、DMAC…直接メモリアクセス制御装置、MMメインメモリ、SPC, SPC2 …シリアル/パラレル変換回路、FiFo…パッファメモリ(先入れ先出しメモリ)、PSC…パラレル/シリアル変換回路。

【図1】



[図2]



【図3】

